PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03214751 A

(43) Date of publication of application: 19.09.91

(51) Int. CI

H01L 21/66 G01R 31/00

(21) Application number: 02010395

(22) Date of filing. 19.01.90

(71) Applicant:

TOSHIBA CORP

(72) Inventor: .

OZAKÍ JUICHI

(54) EVALUATION OF CHARACTERISTICS OF **DUAL-GATE FET**


(57) Abstract:.

PURPOSE: To facilitate evaluation of the non-linear characteristics of a dual-gate FET by a simple calculation based upon a mutual conductance obtained by DC level measurement by a method wherein it is perceived that the change rate of the mutual conductance corresponds to a conversion gain when a mixer circuit or a multiplier circuit is constituted.

CONSTITUTION: A mutual conductance is measured by changing the respective bias voltages applied to a first gate 11G and a second gate 12G. The change rate of the mutual conductance corresponding to the change of the bias voltage applied to the second gate 12G is obtained and the bias voltages applied to the first and second gates are changed while the bias voltage applied to a drain is kept at a certain value. The difference between the voltage applied to the second gate 12G when the change rate of the mutual conductance is approximately maximum and the voltage applied to the second gate 12G when the change rate of the mutual conductance is almost zero while the bias voltage applied to the first gate 11G is kept at a certain value is obtained to evaluate the characteristics of a dual-gate FET. With

this constitution, non-linear analysis can be performed by simple DC level measurement.

COPYRIGHT: (C)1991,JPO&Japio



⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-214751

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月19日

H 01 L 21/66 G 01 R 31/00

7013-5F 7905-2G

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

デユアルゲートFETの特性評価方法

爾 平2-10395 创特

@出 願 平2(1990)1月19日

- 個発明 者 尾

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

勿出 株式会社東芝 神奈川県川崎市幸区堀川町72番地

個代 理 弁理士 大胡 典失

1. 発明の名称

デュアルゲートFETの特性評価方法!

2. 特許請求の範囲

ソースを接地し、ドレインを出力端子とし、 第1のゲートを入力端子としこの第1のゲート及 び第2のゲートの各パイアス電圧を変えて相互コ ンダクタンスを測定し、前記第2のゲートのパイ アス電圧の変化に対する相互コンダクタンスの変 化量を求め、前記ドレインのパイアス電圧を一定 として前記第1及び第2のゲートパイアスを変化 させ、前記相互コンダクタンスの変化量がほぼ最 大となったときの前記第2のゲートのパイアス電 圧と、前記第1のゲートのパイアス電圧を一定と した状態で前記相互コンダクタンスの変化量がほ ば零となったときの前記第2のゲート電圧との差 を求めてデュアルゲートFETの特性を評価する デュアルゲートFETの特性評価方法。

3. 発明の詳細な説明 【発明の目的】

(産業上の利用分野)

この発明はデュアルゲートFETの特性、特 に非線形特性を評価する評価方法に関する。

(従来の技術)

デュアルゲート電界効果トランジスタ (以下、 DGFETと称する)は、マイクロ波帯での周波 数混合器(ミキサ)や周波数逓倍器等の非線形回 路構成の素子として採用される。

DGFETの非線形特性を評価することは、ミ キサ回路等に採用した場合の高周波(RF)における 変換利得等の特性がどのようになるかを推定した り、DGFET自体を開発するに際しての基礎デ ータを集積する上でも重要視される。

DGFETの構成は、第5図に示すように、第 1及び第2シングルゲート (SG) FET11.12 のカスケード接続構造とみなすことができ、DG FET1 の評価は各SGFET11.12 の高周波に おける動作特性を調べることによって行なわれる。 第5図において、11G , 12G は夫々第1ゲート。 第2ゲート、1Dはドレイン端子、1Sはソース端

子を示す。このDGFET1の等価回路は、中の 詳細な説明は省略するが、一般的に第6図のよう に表される。

従来のDGFET1 の非線形特性の評価は、次の(a) \sim (d) の手順で行われた。即ち、

- (a) 第6図に示すようなDGFET1の等価回路を仮定し、ある特定パイアス条件下における高 関波でのSパラメータを測定し、そのSパラメータの周波数特性を最も良く表わすように各等価回路素子の値を決定する。
- (b) 次に、DGFET1 の直流パイアスを変えながら、(a) と同様に各等価回路業子の値を夫々求める。
- (c) 次に、(b) で求めた各等価回路業子の値を もとに、第7図に示すように、例えば第1及び第 2ゲート電圧 V g1、 V g2に対する第1の相互コン ダクタンス G m1 の特性を図示する。
- (d) 次に、(c) で求めた特性図からDGFET 1の非線形特性を検討し類推する。

上記評価手順の中で、例えば第7図に示す特性

に非線形回路用DGFETの改良開発のポイントを見つけにくいという問題もあり、改善が要望されていた。

(発明が解決しようとする課題)

従来のデュアルゲートFETの特性評価方法では、評価を行うのに複雑で高精度の高周波測定器を必要とする上、膨大な計算を必要とし手間がかかる等の欠点があり、また評価結果からは実際に必要な変換利得を求めにくいという問題があった。

この発明は、上記欠点を解消し、髙精度の髙周波測定器を使用することなく、簡単な直流レベルの測定によって非線形解析が容易に可能であり、また変換利得も簡単に求め得るDGFETの特性評価方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

この発明によるデュアルゲートFETの特性 評価方法は、ソースを接地し、ドレインを出力端 子とし、第1のゲートを入力端子としこの第1の 図は、ミキサ回路等を構成した場合に得られる非 線形特性のシミュレーション用として、あるいは 非線形回路設計に際し把握すべきDGFETIの パラメータを求める上では重要である。

しかしながら、第7図に示す特性図を得るには、 上述のように複雑で高精度な高周波測定器を必要 とした。

また各直流パイアス値を変化させながら測定して得たSパラメータの各々について、第6図に示された等価回路業子の値を夫々独立に変化させながら、その変化値に対するSパラメータ及びSパラメータの周波数特性を求めるという複雑な計算が要求され、結果を得るまでには相当の手間と時間を要した。

また、測定に際しては、高周波帯特有の寄生業 子の影響を無視できず、各等価回路業子値を正確 にとらえることは容易ではなかった。

更に、第7図に示すような特性図からでは、D GFET1を採用したミキサ回路や逓倍器回路に おける変換利得との対応付けが難しいので、実際

ゲート及び第2のゲートの各パイアス電圧を変えて相互コンダクタンスを測定し、前記第2のゲートのパイアス電圧の変化に対する相互コンダクタンスの変化量を求め、前記ドレインのパイアス電圧の変化があるというでは、前記相互コンダクタンスの変化となったときのが一トのパイアスでは、前記相互コンダクタンスの変化ができまり、前記第1のゲートのパイアスのでは、前記第1のゲートのパイアスのではでは、前記第1のゲートのパイアスのではできまり、前記第2のゲートのおりになったというではできまり、他性を表した状態ででは、からにはできまり、ことを特徴とする。

(作用)

この発明によるDGFETの特性評価方法は、DGFETにおける直流レベルでの相互コンダクタンスの変化量が、ミキサ回路あるいは延倍器回路を構成したときの変換利得に対応することに符目してなされたもので、高周波測定器を必要とすることなく、直流レベルで測定の相互コンダクタンスをもとに、簡単な計算により非線形特性を評

価できるものである。

(実施例)

以下、この発明によるDGFETの特性評価 方法の一実施例を第1図ないし第4図を参照し詳 細に説明する。なお、第5図ないし第7図の中で 示した構成と同一構成には同一符号を付して説明 する。

第1図はこの発明方法で適用する測定回路図である。

即ち、第1図において、評価用DGFET1の第1ゲート11G.第2ゲート12G及びソース端子18には失々電圧可変形の直流パイアス電源21,22及び固定直流パイアス電源28が接続され、これら各直流パイアス電源21~23に並列に直流電圧計31.32及び38が、また直流パイアス電源28には直列に直流電流計4が接続されている。

いま、第1ゲート11Gを信号入力端子、ドレイン端子1Dを出力端子とし、第2ゲート電圧Vg2、ドレイン電圧Vdを一定としたとき、直流での相互コンダクタンスGm, は次式(1)のように表さ

.- .7 -

ングクタンスGm1の変化量ΔGm1は、第2図に示すように一義的に対応することに特目したもので、DGFET1の相互コンダクタンスGm1の変化量ΔGm1を得ることによって、ミキサ回路を実際に組立てることなく変換利得を類推できる。

次に、ドレイン電圧 V d が一定の条件で、相互コンダクタンス G m 1 の最大の変化量 Δ G m 1 が得られるように、第 1 1 第 2 ゲート電圧 V g 2 を変数として G m 1 と Δ G m 1 の値を求めると第 3 図の特性図が得られる。なお、この場合も D G F E T 1 のゲート幅は 300 μ m である。

DGFET1を採用したミキサ回路でのミキシング動作は、第2SGFET12は第2ゲート12Gに印加された局発信号の励振によりスイッチング動作を行い、この第2SGFET12のスイッチング動作によって第1SGFET11の第1ゲート11Gに供給されたミキサ信号に対する利得が変化して行われると考えられる。つまり、第3図に示

れる。

$$G m_1 = \delta I d/\delta V g 1$$
 (1)

但し、Idはドレイン電流、Vglは第1ゲート 電圧を示す。

次に、第2ゲート電圧 V g2を変化させたときの相互コンダクタンス G m 1 の変化量 Δ G m 1 は、第1ゲート電圧 V g1及びドレイン電圧 V d をともに一定としたととき、次式(2) に示すように定義される。

$$\Delta G m_1 - \delta G m_1 / \delta V g_2 \qquad (1)$$

そこで、DGFET1 を採用してミキサ回路を構成した場合を例に説明すると、ミキサ信号を第1ゲート11Gに、局発信号を第2ゲート12Gに失々供給し、中間周波数信号(IF)をドレイン端子1Dから取出すものとする。

第2図はゲート幅が 800μmのDGFET1を採用し、ゲート電圧Vdを5V。局発信号電力を13dBmとした場合のミキサ回路の測定値であるが、発明者は、第2ゲートに供給される局発信号の電力を一定とすればミキサ回路の変換利得と相互コ

- 8. -

す特性図は局発信号の励振電圧に対する第1SGFETIIの利得変化を示したものと等価であると考えることができる。

従って、相互コンダクタンスGm1の変化量 ΔGm1の最大値を ΔGm1 max.またこのときの第2ゲート電圧 Vg2をVbとし、また相互コンダクタンスGm1が零となるときの第2ゲート電圧 Vg2をVpとしたとき、その差電圧 (Vb-Vp)をVoとすると、ΔGm1 max はDGFET1の動作層の形成条件に依存し、Voはその動作層と絶録層との境界条件に依存する。

また、上述のように相互コンダクタンス Gm_1 の変化量 ΔGm_1 の最大値 ΔGm_1 max はミキサ回路の変換利得に関連し、第2ゲート電圧軸上での差電圧Vo(=Vb-Vp)も第1SGFET11の利得のスイッチング特性を示すため、同様にミキサ回路の変換利得に関係する。

第4図は相互コンダクタンスの変化量の最大値 ΔGm; max 及び局発信号電力を夫々一定とした とき、前記差電圧Vo とミキサ回路の変換利得と の対応を示した実験値である。第3図及び第4図に示した実験値から、相互コンダクタンスの変化量の最大値 ΔGm₁ max を大きくし、差電圧 Voを小さくすれば変換利得の大きなミキサ回路を構成できることがわかる。

従って、第3図に示した特性図から相互コンダクタンスの変化量の最大値ΔGm1 max 及び登載 ELVo を読取るという簡単な作業で、ミキサ回路 用としてのDGFETIを開発するに際し、その 開発のポイントを類推することができる。

上記実施例ではミキサ回路を対象に説明したが、 周波数遥倍回路についても同様に適用できる。

また、上記実施例では、第1ゲート11Gをミキサ信号入力端子、第2ゲート12Gを局発信号入力端子とし、ドレイン端子1DからIF出力を取出すものとして説明したが、ドレイン端子1DからIF出力を取出すのに、第2ゲート12Gをミキサ入力端子、第1ゲート11Gを局発信号入力端子として使用することもできる。

従って、第1及び第2ゲートを切替え、第2ゲ

- 11 -

良開発に採用して顕著な効果が得られるものであ る。

4. 図面の簡単な説明

第1図はこの発明によるデュアルゲートFETの特性評価方法の一実施例で使用する測定回路で求めたDGFETの相互コンダクタンスの変化率に対する変換利得特性図、第3図は同じく第1図に示す測定回路による相互コンダクタンス及び相互コンダクタンス及び相互コンダクタンス及び相互コンダクタンス及び相互コンダクタンス及び相互コンダクタンスの変化型特性図、第4図は同じく第1図による第2のゲート電圧での登電圧に対する変換利得特性図、第5図はデュアデートFETの回路図、第5図はデュアデートFETの画路図、第7図は従来のDGFETの評価方法による測定結果を示す特性図である。

1 ··· DGFET、 11第1SGFET、

12…第2SGFET、

11G …第1のゲート、

12C …第2のゲート、

ートを第1のゲートに、また第1ゲートを第2の ゲートとして測定評価しても同様に実現できる。

即ち、その場合、前記(1), (2) 式に対応させ、 第1ゲート11G の直流パイアス電圧 V g1及びドレ イン電圧 V d を夫々一定とし、そのときの相互コ ンダクタンス G g2を次式(3) のように定義し、

$$G m_2 = \delta I d/\delta V g2$$
 (3)

また、第 1 ゲート 11G のパイアス電圧 V g1 を変化させたときの相互コンダクタンス G m_2 の変化率 Δ G m_2 を次式 (4) のように定義しても同様に D G F E T 1 の非線形特性評価を行うことができる。

 Δ G m $_2$ = δ G m $_2$ / δ V g $_1$ (4) 但し、V g $_2$ 及び V d は一定である。


[発明の効果]

以上説明のように、この発明によるデュアルゲートFETの特性評価方法によれば、直流レベルでの測定器を使用することができ、かつ簡単な計算のみで短時間に行うことができるものであり、DGFET使用の各種回路設計やDGFETの改

- 1 2 :-

10…ドレイン端子、 18…ソース端子、 21~23…直流電源、 31~32…直流電圧計、 4…直流電流計。

代理人 弁理士 大 胡 典 夫



,


变换利得(B)


-5


2

32

88







第 7 図